⑩日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-3231

®Int Cl.⁴ .

識別記号

庁内整理番号

母公開 昭和61年(1986)1月9日

G 06 F 3/03

7622-5B

審査請求 未請求 発明の数 1 (全 5 頁)

劉発明の名称

座標入力装置用雜音除去回路

②特 願 昭59-123239

❷出 願 昭59(1984)6月15日

砂発明者 砂出原 人

、林

Œ

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

①出 願 人 日本電気株式会社 ②代 理 人 弁理士 内 原 晋

明 細 甞

発明の名称
座標入力装置用雑音除去回路

2. 特許請求の範囲

第1および第2の入力端に導く接続とを備え、 前配第1のパルス信号を受信しとれば応答して 前配第2のパルス信号を送信することを特徴と する座領入力装置用維音除去回路。

(2) 前記低域フイルタは前配時定数を可変するためのスイッチを有する特許請求の範囲第(1)項記載の座標入力装置用雑音除去回路。

3. 発明の詳細な説明

本発明は座標入力装置用維音除去回路、特にパルス幅で入力箇所の座標を示す座標入力装置に用いて維音の影響を軽減するための座標入力装置用 雑音除去回路に関する。

従来、予め横座領(X座標)および従座標(Y 座標)を設定した入力面上にペンなどで入力した ときに、入力箇所のX座額およびY座標にそれぞ れ比例したパルス幅(あるいはパルス間隔)のパ ルス信号を発生するより構成した座領入力装置が、 実用化されている。このような装置では、雑音の 影響で、座領を示すパルス信号のパルス編(ある

本発明の目的は、上述の欠点を除去するための 小さな回路規模で雑音成分を抑圧できる座標入力 整備用雑音除去回路を提供することにある。

本発明の回路は、第1 かよび第2の入力増化入力する二つのパルス信号のパルス幅を比較して両者の長短差を示す電気信号を発生するパルス編比

た信号× ** および ** ** を送出する。入力部1は、入力用のタブレット10およびペン11と、この 阿者に対し電気信号を受役してタブレット10の 入力面上のペン11の入力箇所を検出し、かのおの入力箇所のX座線およびY座標の値に比例したパルス幅の信号× ** および× ** を送信する制御回路12とを具備する座標入力装置である。練音除去回路2 X および2 Y は同一の構成を有し、第2 図は雑音除去回路2 X の動作を例示する。

信号×1は、まず雑音除去回路2Xのベルス額比較回路3へ送られる。ベルス幅比較回路3は、信号×1と、変換回路6が送出する信号×1とのベルス級を比較して、両者の整を示す信号×1なりを発生し、これを充放電回路4へ送る。すなわち、信号×1は排他的論理和(BX-OR)グート20の一方の入力増とに導かれている。また、EX-ORグート20の出力

次に図面を参照して本発明を詳細に説明する。 第1図は本発明の一実施例を示すプロック図で あり、第2図はその動作を説明するためのタイム チャートである。本実施例の維音除去回路2 X か よび2 Y はそれぞれ、入力部1 から送られてくる 信号x: かよびy:を受信して維音成分を抑圧し

婦はANDゲート21の他方の入力端と NANDゲ ~ ト 2 2 の他方の入力爆とに接続してある。 信号 xi およびxi のペルス立上りの時刻は互いに一 致するから、信号×; の方が信号×; よりもパル ス幅が長いときには、第2図の左半分に示すごと く。信号x。のパルス立下り時に信号aのパルス が立上り、信号xiのパルス立下り時に信号aの パルスが立下る。電圧 V_H が信号 a のパルスの高 さである。とのとき信号りはパルス立上りを保持 している。また、信号×』の方が信号×』よりも パルス幅が短いときには、第2図の右半分に示す ととく。信号x 』のパルス立下り時に信号 b のパ ルスが立下り、信号xxのバルス立下り時に信号 bのパルスが立上る。信号bのパルスの高さは電 圧 V_H である。とのとき信号まにはパルスが現わ れない。たか、信号x』および信号x。のペルス 痛が且いに等しいときには、図示は省略したが。 信号』にはパルスが現われず、信号りはパルス立 トりを保持する。

信号aは充放電回路4のダイオードD』を通し

特開昭 61-3231(3)

て低坡フイルタ5の入力端に導かれており。信号 bはダイオードD。を通して低端フィルタ5の入 力端に導かれている。低敏フィルタ5は抵抗Ra よびコンデンサCで構成されたフイルタで。抵抗 Rの両端に接続したスイッチ8Wは入力時には断 状態にしておく。コンデンサCの両娘の電圧は信 号すとして、変換回路6へ送られる。変換回路6 は、信号dを受けて信号dの電圧に比例したパル ス幅のパルスの信号×sを発生する電圧-パルス 幅変換回路である。すなわち、変換回路6の電圧 比較器23の一方の入力機に印加されている信号 cは、信号x: のパルス立上り時を起点とする媚: 波の電圧波形をもつ信号であり、変換回路6はこ の信号の電圧と他方の入力端に印加されている 信号dの電圧とを比較し、信号dの方が信号eよ りも高い電圧のときパルスが立上る信号ェ。を発 生して送出する。

第2図の左半分に示す動作例では、信号×1のパルス立上り時の信号はは電圧v1であり、信号×2のパルスは信号×1のパルス立上りと同時に

ルス福は、信号×1(あるいはy』)のパルス傷の次化に即応して追従せず、除々に追びする。すなわち、第2図の左半分に示す動作例では、信号をが立上り始めてから電圧v』に達するまでの時間をの中間鏡になる。また第2図の右半分に示す動作例では、信号×2のがルス幅との中間鏡になる。従っていたの時間になる。従っていての場合も、信号×1のがルスの個は、信号×1のパルスの編が変化したとき、これに応答して順次に現われる信号×2のパルスの変化に即応して追従せずに、徐々に追従して

従って、信号×』およびy』の順次に現われるパルスの幅がランダム性の雑音の影響で小如みに変動しても、総音除去回路2Xおよび2Yはその小刻みな変動に即応しないから、維音成分を抑圧したパルス幅の変化が得らかな信号×』およびy』が得られる。

ゆく。

立上ったあと。信号eが電圧viに連したときに 立下る。次いで信号aのパルスが立上り。その包 EV_RがダイオードD₁の順方向に印加され抵抗 Rを介してコンデンサCに充電を行い、信号aの パルスの立下り時に信号 d が電圧 v s まで上昇す る。なお、低域フイルタの時定数(本実施例では 抵抗RおよびコンデンサCの値の積に等しい)。 電圧 V_H および信号 e の銀液電圧の時間傾斜を 適当に設定して、上述のコンデンサCの充電時に、 信号dが信号oよりも高い電圧にならないように してある。また。同図の右半分に示す動作例では、 信号×1 のパルス立上り時の信号はは電圧v 。で あり、信号×」のパルス立下り時に信号ものパル スが立下ると、コンデンサCの両帰電圧がダイオ - ドD: に順方向に加わるから、コンデンサCの 電荷が抵抗Rを介して放電されて信号4の電圧が 下降してゆき、信号dと信号eとが同じ電圧v。 ・になったときに信号 x 。 のパルスが立下る。

上述の動作を行う雑音除去回路2X(あるいは 2Y)が送出する信号x』(あるいはy。)のパ

第3図は、本実施例で低域フィルタ5のスイッチSWを接続状態にした場合の動作を説明するためのタイムチャートである。同図において、信号ェニのパルス立上り時には信号する電圧はゼロであり、信号ェニのパルスはまだ立上らない。従って、このときには信号をのパルスが立上るが、抵抗Rの両端がスイッチ8Wで短結してあるので、コンデンサでが同時に充電され、これに応じて信号ェニのパルスが立上ると共に、信号をのパルスが立下る。このとき信号する電圧 V H まで達する。

200 30 10 11

このあとの信号×1のパルス立下り時には、信号×1のパルスが立上ったままなので、信号りのパルスが立下ってコンデンサCの電荷を急速に放電して、これに伴って信号dの電圧が急速に下降し信号をと等しい電圧ve に達したとき、信号×1のパルスが立下ると共に、信号bのパルスが立上る。コンデンサCの充放電時間は極めて短いから、信号×1は実質的に信号×1と同一のパルス信号になり、信号×1に即応する信号×1を得ることができる。

従って、入力部1の割御回路12から低域フィルタ5のスイッチ8Wへ割御信号を送り(図示は省略)、入力時の初期にスイッチ8Wを接続状態にしたもと、入力時中にはスイッチ8Wを断状態にするよう制御して、入力初期には信号×mからでするようにでき、そのもとでは信号×mからでする応答さて徐々に信号×mからでする応答さて徐々に信号×mからでするになるパルス幅の小知みな変動を抑圧する

ことができる。

以上の説明から明らかなように、本発明には小さな回路規模で維音成分を抑圧し得る座標入力装 電用維音除去回路を実現できるという効果がある。

4. 図面の簡単な説明

第1図は本発明の一実施例を示すブロック図、 第2図および第3図は本発明の実施例の動作を説 明するためのタイムチャートである。

1 ····· 入力部、2 X · 2 Y ····・ 雑音除去回路、3 ······ バルス幅比較回路、4 ····· 充放電回路、5 ····・ 低域フィルタ、6 ···・ 変換回路、2 0 ····・ 排他的論理和(EX - OR) ゲート、2 1 ····・ 論理 積(AND) ゲート、2 2 ····· 否定論理積(NAND) ゲート、D₁ , D₂ ····· ダイオード、R ····・ 抵抗、C ····・ コンデンサ、5 W ····・ スイッチ、2 3 ····・ 電圧比較器。

· 代理人 弁理士 内 原







